

CMOSアナログICの 実用設計

吉田晴彦

第 8 回

CMOS アナログIC PWM01 の回路設計 (4) OP アンプとリミッタ・アンプの設計



PWM01 の回路設計の4回目として、OP アンプとリミッタ・アンプを設計する。あと2回でCMOS アナログIC PWM01 の設計は完了する。
(編集部)

1. OP アンプ(U3, U4)の設計

電流フィードバック・ループのエラー・アンプに使用する利得帯域幅積 $G_B = 5\text{MHz}$ ，電圧利得 $A_V = 75\text{dB}$ ，出力ソース電流能力 $I_{OM} + 1\text{mA}$ のOP アンプを設計します。また、このOP アンプには電源電圧 $V^+ = 5\text{V}$ で入力電圧範囲 $0.5\text{V} \sim V_{ICM} \sim 3.5\text{V}$ ，最大出力電圧 $V_{OM} \sim 3.5\text{V}$ の特性が要求されます。ここでは、PMOS 入力 of 差動増幅器，NMOS ソース接地の利得段，NMOS ソース・フォロワの出力バッファによる図1のような回路構成とします。

● OP アンプの諸特性

図1のOP アンプの諸特性は簡単に表すと、以下のようになります。

$$\text{DC 電圧利得: } A_O = \frac{\Delta V_{OUT}}{\Delta V_{IN}} \cong g_{m_{1,2}}(r_{o2} \parallel r_{o4})g_{m_6}(r_{o6} \parallel r_{o7})$$

$$\text{P 点ポール: } |\omega_p| \cong \frac{1}{C_1 g_{m_6}(r_{o6} \parallel r_{o7})(r_{o2} \parallel r_{o4})}$$

$$\text{Q 点ポール: } |\omega_q| \cong \frac{g_{m_6}}{C_q}$$


$$\text{出力端子ポール: } \omega_{OUT} \cong \frac{g_{m_8}}{C_L}$$

$$\text{ゼロ: } \omega_z \cong \frac{1}{C_1 \left(\frac{1}{g_{m_6}} - R_1 \right)}$$

以上のことを考慮して、各素子の定数を検討します。

図1
OP アンプ(U3, U4)の回路構成

$G_B = 5\text{MHz}$ ， $A_V = 75\text{dB}$ ， $I_{OM} + 1\text{mA}$ のOP アンプで、PMOS 入力 of 差動増幅器，NMOS ソース接地の利得段，NMOS ソース・フォロワの出力バッファで構成される。



Keyword

OP アンプ，リミッタ・アンプ，差動増幅器，利得段，出力バッファ，出力ソース・フォロワ，位相補償

(1) 出力バッファ/ソース・フォロウ：M8

ソース・フォロウ(M8)のトランジスタ・サイズは、出力ソース電流 I_{OM+} 、出力端子におけるポール ω_{OUT} の2点を考慮して決定します。

出力ソース電流： I_{OM+}

出力ソース電流能力 I_{OM+} は、反転入力電圧 $V_{in-} = 1.8V$ 、出力端子電圧 $V_O = 2V$ の条件で $I_{OM+} = 1mA$ の仕様です。M9に定常的に流れる電流 $I_{OM-} = 700 \mu A$ も考慮し、M8に必要な電流能力は $I_8 = 1.7mA$ となります。ここでは、 $I_8 = 5mA$ を満足するようにM8のトランジスタ・サイズを検討します。

まず、M8に使用する素子の種類を検討します。図2において、最大出力電圧 V_{OM+} は前段のトランジスタM7が飽和領域で動作できる最小のソース・ドレイン間電圧 V_{SD7} で制限されます。そのため $V_{SD7} = V_{SD(sat)}$ の条件で、 $V_{OM+} = 3.5V$ を満足できる V_{GS8} を考えます。

$$V_{SD7} = V^+ - V_{OM+} - V_{GS8}$$

ですから、 $V^+ = 4.7V$ (最小電源電圧)、 $V_{OM+} = 3.5V$ 、 $V_{SD(sat)} = 0.15V$ とすると、

$$V^+ - V_{OM+} - V_{GS8} = V_{SD(sat)}$$

$$4.7 - 3.5 - V_{GS8} = 0.15$$

$$V_{GS8} = 1.05V$$

となります。

このことから、M8には通常のエンハンスメント型のトランジスタでは動作電圧範囲が厳しいため、しきい値電圧の低いイニシャル型($V_{TNI} = 0.35V$)のトランジスタを使用します。

次に、図2におけるM8の動作点からトランジスタ・サイズを検討します。出力端子電圧 $V_O = 2V$ なので、M8の




図2 出力ソース・フォロウ

負荷電流能力 $I_8 = 5mA$ を満足するM8のトランジスタ・サイズを検討する。

動作点は、

$$V_{DS8} = V^+ - V_O = 4.7 - 2 = 2.7V$$

$$V_{GS8} = V^+ - V_{SD(sat)} - V_O = 4.7 - 0.15 - 2 = 2.55V$$

となります。NMOSトランジスタはしきい値高め $V_{TNI-H} = 0.5V$ としたワースト条件において、

$$V_{GS8} - V_{TNI-H} = 2.55 - 0.5 = 2.05V < V_{DG8} = 2.7V$$

となり、M8の動作点は飽和領域となります。ここで、M8に流れる電流 I_8 は基板バイアス効果の影響を無視すると、

$$I_8 = \frac{1}{2} \mu_{nl} C_{ox} \frac{W_8}{L_8} (V_{GS8} - V_{TNI})^2$$

と表せるので、 $I_8 = 5mA$ より、

$$I_8 = \frac{1}{2} \mu_{nl} C_{ox} \frac{W_8}{L_8} (V_{GS8} - V_{TNI})^2 = 5mA$$

$$\therefore \frac{W_8}{L_8} = \frac{2 \times 5 \times 10^{-3}}{\mu_{nl} C_{ox} (V_{GS8} - V_{TNI})^2} \dots\dots\dots (1)$$

の条件式が導かれ、M8のトランジスタ・サイズはこの条件を満足する必要があります。

出力端子におけるポール： ω_{OUT}

図2において、出力端子には保護素子やボンディング・パッド、およびプローブ・テスト時の寄生容量などが付加されるため、50pF ~ 100pF程度の容量性負荷 C_L を考慮しなければなりません。出力端子におけるポールの角周波数 ω_{OUT} は、

$$\omega_{OUT} \cong \frac{gm_8}{C_L} = \frac{\sqrt{2I_8 \mu_{nl} C_{ox} \frac{W_8}{L_8}}}{C_L} \dots\dots\dots (2)$$

と表せます。

アンプが安定動作するためには、 ω_{OUT} がユニティ・ゲイン周波数(=利得帯域幅積 G_B)よりも大きい必要があります。このことから式(2)を用いると、

$$\omega_{OUT} > \omega_{unity}$$

$$\therefore \frac{W_8}{L_8} > \frac{(C_L \omega_{unity})^2}{2I_8 \mu_{nl} C_{ox}} \dots\dots\dots (3)$$

の条件式が導かれます。

以上より、式(1)、式(3)を満足するようにM8のトランジスタ・サイズを決定します。ここでは、十分な余裕度を持たせてトランジスタ・サイズを、

$$\frac{W_8}{L_8} = \frac{1280 [\mu m]}{2.1 [\mu m]}$$

とします。

(2) 出力バッファ/カレント・シンク : M9

図3の回路において、基準電流源からの電流 $I_{REF_U3} = I_{13} = 10\mu A$ を M13 と M11 からなるカレント・ミラー回路と、M10 と M9 からなるカレント・ミラー回路で電流値 $I_{OM-} = 700\mu A$ になるように M9 のトランジスタ・サイズを決定します。

ここで、M10 の電流を $I_{10} = 50\mu A$ 、トランジスタ・サイズを、

$$\frac{W_{10}}{L_{10}} = \frac{12[\mu m]}{2.5[\mu m]} \times 4$$

とすると、 $I_{OM-} = 700\mu A$ とするために必要な M10 と M9 のカレント・ミラー電流比は、

$$\frac{W_9 \times n}{L_9} \bigg/ \frac{W_{10} \times 4}{L_{10}} = \frac{I_9}{I_{10}} = \frac{700[\mu A]}{50[\mu A]} = 14$$

となります。ただし、チャネル長変調により電流比が大きくなる方向にずれるので、過去の実績も考慮し M9 のトランジスタ・サイズを、

$$\frac{W_9}{L_9} = \frac{12[\mu m]}{2.5[\mu m]} \times 50 \left(\frac{W_9 \times 50}{L_9} \bigg/ \frac{W_{10} \times 4}{L_{10}} = 12.5 \right)$$

とします。

(3) 差動増幅器/バイアス電流 : I_5

差動増幅器のバイアス電流 I_5 をスルー・レートから決定します。スルー・レート SR とは、単位時間における出力電圧の最大変化量のことです。これは OP アンプ内部、または外部のキャパシタを充放電するのに要する時間で決まります。PWM01 では、振幅 $A = 1.5V$ 、周波数 $f = 500kHz$ の正弦波を歪みなく出力するために必要なスルー・レートとします。スルー・レート SR は、 $SR = 2 A[f V/s]$ で表されるので、

$$\begin{aligned} SR &= 2 A f \\ &= 2 \times 1.5 \times 500 \times 10^3 \\ &= 4.71[V/\mu s] \end{aligned}$$

となります。

一方、図4の OP アンプ内部のスルー・レートは位相補償用キャパシタ C_1 、入力段のバイアス電流 I_5 から、 $SR = I_5/C_1$ で制限されるので、

$$\begin{aligned} SR &= \frac{I_5}{C_1} \quad 4.71[V/\mu s] \\ I_5 &= 4.71 \times 10^6 \times C_1 \end{aligned}$$

を満足するように電流 I_5 を決定します。

図3

出力バッファのシンク電流 I_{OM-}

出力シンク電流 $I_{OM-} = 700\mu A$ を満足する M9 のトランジスタ・サイズを検討する。





図4

差動増幅器のバイアス電流 I_5

バイアス電流 I_5 をスルー・レートから決定する。






図7
OP アンプ U3, U4)
の回路図

(1)~(8)での検討結果、および素子ばらつきや温度変動などを考慮し、回路定数の最適化を図った回路。

Q 点(図4)で発生するポール ω_Q は、

$$|\omega_Q| = \frac{gm_6}{C_Q}$$

と表せます。アンプが安定動作するためには、 $\omega_Q > \omega_{unity}$ である必要があるので、

$$\frac{gm_6}{C_Q} > \omega_{unity}$$

$$\frac{\sqrt{2\mu_n C_{ox} \frac{W_6}{L_6} I_7}}{C_Q} > \omega_{unity} \quad \dots\dots\dots (4)$$

となります。また、差動入力段の各電圧が等しいときに、M1, M2のドレイン電圧や電流のバランスが崩れることによって生じるシステムチック・オフセット電圧を最小限にするため、M3とM4のドレイン電圧が等しくなるように設定します。そのために必要な条件は、

$$\frac{W_6}{L_6} = \frac{2I_7}{I_5} \cdot \frac{W_4}{L_4} \quad \dots\dots\dots (5)$$

です。従って、式(4)、式(5)の条件から、M6のトランジスタ・サイズ W_6/L_6 と電流 I_7 を決定します。

(8) 位相補償抵抗: R_1

このOPアンプのゼロは、

$$\omega_z = \frac{1}{C_1 \left(\frac{1}{gm_6} - R_1 \right)}$$

と表せます。このゼロは、 $\omega_z > 0$ の場合、ポールと同じように位相を遅らせる働きをするので、低域に位置すると回路が不安定になってしまいます。そこで、 $R_1 = 1/gm_6$ とすれば、 $\omega_z \rightarrow \infty$ となり、この回路におけるゼロの影響をな

くすることができます。実際には、素子ばらつきや温度特性などの影響で R_1 や gm_6 の値が変動するので、 $\omega_z \rightarrow 0$ となるように設定します。

$$\omega_z \rightarrow 0$$

$$\frac{1}{C_1 \left(\frac{1}{gm_6} - R_1 \right)} \rightarrow 0$$

$$\therefore R_1 = \frac{1}{gm_6}$$

ここでは、 R_1 の値を上記の条件を満足するように決定します。 R_1 により、ゼロは位相余裕が増加する方向に位相特性を変化させます。

図7は、以上の(1)~(8)での検証結果を考慮し、回路定数を最適化した回路です。また、図8は、 $V^+ = 5V$ 時に各素子を標準値の条件で、出力端子の負荷寄生容量 C_L を 0 ~ 300pF まで変化させた場合のシミュレーション結果です。標準値の条件で電圧利得 $A_V = 80dB$ 、利得帯域幅積 $G_B = 5MHz$ となり、仕様を満足するオープン・ループの周波数特性となっています。

● 大信号入力時の過渡応答

入力電圧 V_{IN} を 3.5V から 0.5V まで急しゅんに変化させたときの動作を考えます。

図9(a)のように、入力電圧が3.5V のとき、電流 I_5 はM1にほとんど流れずに、その大部分がM2に流れ込み、P 点の電位は V^+ 付近まで上昇します。次に、入力電圧を 0.5V まで下げると、 I_5 はM1を介してM3に流れるため、M4が電流を流し始めます。その結果、P 点の電位が低下します。

図11
大信号時の入出力過渡応答特性
M12を挿入することで、 V_P がクラ
ンプされ V_Q が応答するまでの時間
が短縮される。





図12
OP アンプ(U3, U4)の
回路図

PWM01 に使用する $G_B = 5\text{ MHz}$, $I_{OM+} = 1\text{ mA}$, $I_{OM-} = 700\text{ }\mu\text{A}$ の OP アンプの回路。



この回路で大信号入出力過渡応答特性のシミュレーションを行うと図11のようになります。この結果から、M12を挿入したことでP点の電圧 V_P が $V_{GS12} + V_{GS3}$ 以下に制限されるため、M6が応答するまでの時間が短縮されていることが分かります。

● 全体回路

OP アンプ (U3, U4) の回路図を図12に示します。

2. 加算+リミッタ・アンプ (U5, U6, U7) の設計

出力信号をモニタし、出力振幅を制限する電圧リミッタ機能を有する加算アンプ (図13) です。電圧クランプされたアンプの出力信号を電流フィードバックの基準信号とすることでフィードバックのかかった過電流制限機能を実現し





図13 加算+リミッタ・アンプのブロック図

出力信号をモニタし出力振幅を制限する電圧リミッタ機能付き加算アンプ。

図14
入出力波形

バイアス電圧 2V，
振幅 0.75V の正弦波
を入力した時の出力
波形．




ます．加算アンプU5に要求される諸特性は，OPアンプ1（U3，U4）と同じなので，同様の回路構成・定数となります．


動作は，加算アンプU5の出力(SO端子)がIH端子電圧 V_{IH} を超えると，リミッタ・アンプU7が働いてU5の出力電圧が V_{IH} となるようにクランプをかけます．また，U5の出力(SO端子)がIL端子電圧 V_{IL} より小さくなると，リミッタ・アンプU6が働いてU5の出力電圧が V_{IL} となるようにクランプをかけます．例えば，SI端子にバイアス電圧2V，振幅0.75Vの正弦波を入力し，それ以外の端子はVB2(2V)に電位を固定すると，加算アンプU5の出力は図14のような波形となります．

回路は，図15のように加算アンプU5の利得段(M6のゲート)にリミッタ・アンプU6，U7の出力を接続した構

図15
加算+リミッタ・
アンプの回路図

加算アンプU5の
利得段(M6のゲート)
に出力信号を
モニタしているア
ンプ(U6，U7)出
力を接続した構成
となる．





成となります。

● 位相補償

位相補償について考えます。図15において、 V_{IL} V_{SO} V_{IH} の範囲では、アンプU6, U7はアンプU5の動作に影響を与えません。OPアンプ1(U3, U4)と同様にU5の利得段入出力間にキャパシタ C_1 , 抵抗 R_1 を挿入し位相補償を行います。しかし、 V_{SO} V_{IH} の範囲では出力SOをアンプU6で受け、U5の利得段を介して出力SOに至るループになります。利得段が1段増えたことになり、加算アンプU5における C_1 , R_1 だけでは十分な位相補償が実現できません。従って、新たに位相補償回路を検討する必要があります。このことは V_{SO} V_{IH} の範囲におけるアンプU7のループに関しても同様のことがいえます。

ここで、位相補償回路を挿入する箇所として最初に考えられるのは、リミッタ・アンプU6の利得段M18のゲート・ドレイン間です。しかし、ここに挿入すると V_{IL} V_{SO} V_{IH} の範囲での動作時に、アンプU5の特性に影響を与えてしまいます。従って、図16のようにリミッタ・アンプU6の差動増幅回路にキャパシタ C_3 と抵抗 R_3 を挿入して位相補償を行います。

この位相補償回路により、 V_{IL} V_{SO} の範囲におけるP点でのポールは、

$$\omega_p \cong \frac{1}{C_3(r_{O14} // r_{O16})}$$

となるので、 C_3 を調整してポールを低域に移動します。ここではチップ面積を考慮し、 $C_3 = 4\text{pF}$ とします。また、リミッタ・アンプに関しても同様な位相補償(C_4 , R_4)を行います。

ます。

図17に全体の回路を示します。この回路において $V_{IL} = 1\text{V}$, $V_{IH} = 3\text{V}$, $V^+ = 5\text{V}$, $PO = RO = VO = VB2$, $S_I = 2.75\text{V}$ として、リミッタ・アンプがクランプ動作する条件でのU6からU5までの系でのオープン・ループ周波数特性のシミュレーション結果を図18に示します。この結果から C_3 と R_3 による位相補償の効果が確認できます。

● クランプ入力電圧範囲

図19において、IH端子、およびIL端子の入力電圧範囲を検討します。入力電圧範囲はすべてのトランジスタが飽和領域で動作する電圧範囲です。ここでは、すべてのトランジスタにおいて $V_{D(sat)} = 0.15\text{V}$, $V_{GS} = V_T + V_{D(sat)}$ とし





図18 オープン・ループ周波数特性

$V^+ = 5\text{V}$, $V_{IL} = 1\text{V}$, $V_{IH} = 3\text{V}$, $V_{SO} = 2\text{V}$ でのオープン・ループ周波数特性のシミュレーション結果。



Design Wave Magazine 2007 November 103




図21 ダイオードの電圧-電流特性

ダイオードの両端に印加する電圧で内部抵抗が変化する。

イアス電圧2.0V，振幅0.75Vの正弦波を入力した場合の入出力過渡応答特性のシミュレーション結果を図20に示します。出力端子の信号SOが $V_{IH} = 3V$ と $V_{IL} = 1V$ で，リミットがかかっていることが確認できます。

● ディスクリットによるリミッタ・アンプ

最後に，印加電圧によって内部抵抗が変わるダイオード素子を用いて，ディスクリット部品で構成したリミット回路を紹介します。

ダイオードの電圧-電流特性は図21のような特性となり，ダイオードの両端に印加される電圧によって内部抵抗が変化します。この特性を利用してリミッタ回路を構成した回路が図22です。OPアンプで構成された反転増幅回路の帰還抵抗 R_F と並列にダイオード D_1, D_2 を接続した回路です。

出力電圧が $-V_F < V_O < +V_F$ では，普通の反転増幅動作を行います。

$$V_O = -\frac{R_F}{R_S} V_I$$

$V_O + V_F$ では， D_1 がONすることにより $V_O = V_F$ となり， $V_O - V_F$ では， D_2 がONすることにより $V_O = -V_F$




図22 ディスクリットによるリミッタ・アンプ

シンプルな回路構成だが，リミット電圧の任意設定が行えず，温度特性も悪い。

となります。

この回路構成はPWM01のリミッタ・アンプに比べてとてもシンプルな回路となりますが，リミット電圧は使用するダイオードの順方向電圧 V_F で決まるため，リミット電圧の設定が任意にできないことや，ダイオードの V_F が温度特性(約 $-2mV/^\circ C$)を持つため，リミット電圧の温度特性が悪いなどの短所があります。

参考・引用文献

- (1) 谷口研二；CMOSアナログ回路入門，CQ出版社，2005年。
- (2) Behzad Razavi 著，黒田忠広監訳；アナログCMOS集積回路の設計 基礎編/応用編，丸善，2003年。
- (3) 吉澤浩和；CMOS OPアンプ回路 実務設計の基礎，CQ出版社，2007年。

よしだ・はるひこ
新日本無線(株)

<筆者プロフィール>

吉田 晴彦・1985年に新日本無線に入社，プロセス開発や電源IC設計などに従事，現在ミックスド・シグナルIC設計部門に所属。

半導体シリーズ

好評発売中



LSI設計者のための

CMOS アナログ回路入門

谷口 研二 著 A5判 336ページ 定価2,940円(税込) JAN9784789830379

現在，アナログ回路とデジタル回路を一つのLSIに集積することが珍しくなくなっています。また，LSIの高性能化にとともに，デジタル回路設計においても，アナログ回路の知識が要求されるようになってきました。

本書は，CMOS LSI時代に求められるアナログ回路の基礎を，わかりやすく解説しています。CMOSアナログ回路のエンジンであるMOSFETの動作原理から，増幅回路，バイアス回路，フィードバック回路などの回路ブロック，OPアンプ，A-Dコンバータ，スイッチト・キャパシタ回路などの応用回路を取り上げています。

CQ出版社 〒170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎ (03) 5395-2141 振替 00100-7-10665